GS8320Z36AGT-200 SRAM 2,5 of 3.3V 1M x 36 36M Integrated Circuits IC's
Categorie:
IC's voor geïntegreerde schakelingen
Prijs:
Email us for details
Betalingswijze:
Paypal, TT, Western Union
Specificaties
Datumcode:
Nieuwste code
Verzending door:
DHL/UPS/FEDEX
Voorwaarde:
Nieuw*Originaal
Garantie:
365 dagen
Loodvrij:
RoHS-conform
Levertallen:
Onmiddellijke verzending
Pakket:
BGA-165
Montage-stijl:
SMD/SMT
Inleiding
GS8320Z36AGT-200 SRAM 2,5 of 3.3V 1M x 36 36M
| GSI-technologie | |
| Productcategorie: | SRAM |
| RoHS: | Detail |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Parallel | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 °C | |
| SMD/SMT | |
| TQFP-100 | |
| Tray | |
| Merk: | GSI-technologie |
| Geheugentype: | SDR's |
| Vochtgevoelig: | - Ja, dat klopt. |
| Productsoort: | SRAM |
| Serie: | GS8320Z36AGT |
| 18 | |
| Subcategorie: | Geheugen en gegevensopslag |
| Handelsnaam: | NBT-SRAM |
| Type: | NBT-pijplijn/doorstroming |
T
De GS8320Z36AGT is een 36Mbit Synchrone Static SRAM. NBT SRAM's van GSI, zoals ZBT, NtRAM, NoBL of andere
Pipelineed read/double late write of flow via read/single late write SRAM's, zodat alle beschikbare busbandbreedte kan worden gebruikt
Het is een zeer goed systeem voor het inzetten van de deselect cycli wanneer het apparaat wordt overgeschakeld van lezen naar schrijven cycli.
synchrone apparaat, adres, gegevensinvoer en lees/schrijfcontroleinvoer worden vastgelegd op de stijgende rand van de ingangsklok.
Voor een goede werking moet de regelaar van de "burst order" (LBO) aan een aandrijflijn worden gekoppeld.
de synchrone besturing van de uitvoerstuurders en
Schrijfcycli worden intern zelf getimed en geïnitieerd door de stijgende rand van de RAM
Deze functie elimineert de complexe generatie van schrijfpulsen die door asynchrone SRAM's vereist is en vereenvoudigt
De GS8320Z36AGT kan door de gebruiker worden geconfigureerd om te werken in Pipeline- of Flow Through-modus.
De in punt 6.2.4.1 van deze bijlage vermelde systemen zijn bedoeld voor de toepassing van de in punt 6.2.4.1 van deze bijlage vermelde systemen.
Voor leescycli worden de uitgangsgegevens van de SRAM in de pijplijn tijdelijk opgeslagen.
De gegevens worden opgeslagen door de rand getriggerde output register tijdens de toegang cyclus en vervolgens vrijgegeven aan de output drivers bij de volgende stijgende
De GS8320Z36AGT is geïmplementeerd met de hoogwaardige CMOS-technologie van GSI en is verkrijgbaar
JEDEC standaard 100-pin TQFP-pakket.
Belangrijkste kenmerken
- NBT (No Bus Turn Around) functionaliteit maakt nul wachttijd lezen-schrijven-lezen bus gebruik; Volledig pin-compatibel met beide
- De in de bijlage bij Verordening (EU) nr. 528/2012 vermelde specificaties zijn van toepassing op de in de bijlage bij Verordening (EU) nr. 528/2012 bedoelde systemen.
- 2.5 V of 3.3 V +10%/~10% kernvoeding
- 2.5 V of 3.3 V I/O-toevoer
- Gebruikerconfigureerbare Pipeline en Flow Through-modus
- LBO-pin voor lineaire of interleave-burstmodus
- Pin compatibel met 2Mb, 4Mb, 8Mb en 16Mb apparaten
- Byte schrijfoperatie (9-bits Bytes)
- 3 chip activeren signalen voor gemakkelijke diepte uitbreiding
- ZZ Pin voor automatische uitschakeling
- RoHS-conform 100-lead TQFP-pakket beschikbaar
Verzend RFQ
Voorraad:
MOQ:
1pcs
