CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 Pipelined SRAM geïntegreerde schakelingen IC's
CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 Pipelineed SRAM
| CYPRUS | |
| Productcategorie: | SRAM |
| RoHS: | Detail |
| 9 Mbit | |
| 256 k x 36 | |
| 3.5 ns | |
| 166 MHz | |
| Parallel | |
| 3.6 V | |
| 3.135 V | |
| 0 C | |
| + 70 °C | |
| SMD/SMT | |
| LQFP-100 | |
| Tray | |
| Merk: | CYPRUS |
| Geheugentype: | SDR's |
| Vochtgevoelig: | - Ja, dat klopt. |
| Productsoort: | SRAM |
| Serie: | CY7C1360S |
| Subcategorie: | Geheugen en gegevensopslag |
Functionele beschrijving
De CY7C1360C/CY7C1362C SRAM integreert 262.144 x 36 en 524.288 x 18 SRAM-cellen met geavanceerde
synchrone perifere circuits en een twee-bits teller voor interne barstoperatie.
De synchrone ingangen worden door registers aangestuurd die worden bestuurd door een clock-input (CLK) met positieve rand.
bevatten alle adressen, alle gegevensinvoer, adres-pipelining Chip Enable (CE1), diepte-uitbreiding Chip Enables
(CE2 en CE3), Burst Control-invoer (ADSC, ADSP en ADV), Write Enables (BWX en BWE) en Global
Asynchrone inputs omvatten de Output Enable (OE) en de ZZ pin.
Adressen en chip-activaties worden geregistreerd op de stijgende rand van de klok wanneer een van beide Address Strobe Processor
(ADSP) van Address Strobe Controller (ADSC) actief zijn.
wordt gegenereerd door de Advance pin (ADV).
Adres, data-invoer en schrijfbesturing worden op de chip geregistreerd om een automatisch getimerde schrijfcyclus te starten.Dit deel
ondersteunt Byte Write-operaties (zie Pin Descriptions en Truth Table voor meer details).
GW wanneer actief LOW veroorzaakt
alle te schrijven bytes.
De CY7C1360B/CY7C1362B werkt vanaf een +3,3V kernvoeding, terwijl alle uitgangen kunnen werken met
Alle ingangen en uitgangen zijn JEDEC-standaard JESD8-5-compatibel.
Kenmerken
• Ondersteunt busoperatie tot 250 MHz
• De beschikbare snelheidscategorieën zijn 250, 200 en 166 MHz
• Geregistreerde ingangen en uitgangen voor pijpleiding
• 3.3V kernvoeding
• 2,5 V/3,3 V I/O-werking
• Snelle tijdsduur voor het uitvoeren
¢ 2,8 ns (voor apparaten met een frequentie van 250 MHz)
¥ 3,0 ns (voor een 200-MHz-apparaat)
¢ 3,5 ns (voor een 166-MHz-apparaat)
• Bied een 3-1-1-1 toegankelijke snelheid met hoge prestaties
• Door de gebruiker te selecteren barst teller ondersteunt Intel® Pentium® interleaved of lineaire barst sequenties
• Afzonderlijke adresstrobes voor de processor en de controller
• Synchrone schrijft op eigen tijd
• Asynchrone uitgang mogelijk maken
• Afwijzing van de chip voor een enkele cyclus
• Verkrijgbaar in loodvrije 100-pin TQFP-, 119-ball BGA- en 165-ball fBGA-pakketten
• TQFP verkrijgbaar met 3-chip en 2-chip
• IEEE 1149.1 JTAG-compatibele grensscan
• ZZ Optie slaapstand
