GS88036CGT-200I SRAM 2.5 of 3.3V 256K x 36 9M geïntegreerde schakelingen
GS88036CGT-200I SRAM 2.5 of 3.3V 256K x 36 9M geïntegreerde schakelingen
| GSI-technologie | |
| Productcategorie: | SRAM |
| RoHS: | Detail |
| 9 Mbit | |
| 256 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Parallel | |
| 3.6 V | |
| 2.3 V | |
| 160 mA, 190 mA | |
| - 40 C. | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| Tray | |
| Merk: | GSI-technologie |
| Geheugentype: | SDR's |
| Vochtgevoelig: | - Ja, dat klopt. |
| Productsoort: | SRAM |
| Serie: | GS88036CGT |
| 72 | |
| Subcategorie: | Geheugen en gegevensopslag |
| Handelsnaam: | SyncBurst |
| Type: | Pipeline/doorstroming |
Beschrijving
- FT-speld voor door de gebruiker te configureren doorstroming of pijpleiding
- Eenvoudige cyclus-afsluiting (SCD)
- 2.5 V of 3.3 V +10%/~10% kernvoeding
- 2.5 V of 3.3 V I/O-toevoer
- LBO pin voor lineaire of interleaved burst modus
- Interne ingangsweerstanden op moduspinnen maken drijvende moduspinnen mogelijk
- Standaard in Interleaved Pipeline-modus
- Byte Write (BW) en/of Global Write (GW) -operatie
- Interne schrijfcyclus
- Automatische uitschakeling voor draagbare toepassingen
- JEDEC-standaard 100-lead TQFP-pakket
- RoHS-conform 100-lead TQFP-pakket beschikbaar
- FT-speld voor door de gebruiker te configureren doorstroming of pijpleidingoperatie
- Eenvoudige cyclus-afsluiting (SCD)
- 2.5 V of 3.3 V +10%/- 10% kernvoeding
- 2.5 V of 3.3 V I/O-toevoer
- LBO pin voor lineaire of interleaved burst modus
- Interne ingangsweerstanden op moduspinnen maken drijvende moduspinnen mogelijk
- Standaard in Interleaved Pipeline-modus
- Byte Write (BW) en/of Global Write (GW) -operatie
- Interne schrijfcyclus
- Automatische uitschakeling voor draagbare toepassingen
- JEDEC-standaard 100-lcad TQFP-pakket
- RoHS-conform 100-lead TQFP-pakket beschikbaar
Controles
Adressen, data-I/O's, chip-activaties (E1, E2, E3), adresbarst
besturingsinvoer (ADSP, ADSC, ADV) en schrijfbesturingsinvoer
(Bx, BW, GW) zijn synchroon en worden bestuurd door een
positieve rand-geactiveerde klokinvoer (CK).
De in- en uitschakelingsfunctie (ZZ) zijn asynchrone ingangen.
In het geval van een ADSP- of ADSC-invoer kunnen cycli worden geïnitieerd.
Burst-modus, de volgende burst-adressen worden gegenereerd
Het adres van de uitbarsting wordt door ADV gecontroleerd.
de teller kan worden geconfigureerd om te tellen in een lineaire of
de interleave order met de Linear Burst Order (LBO) -invoer.
Er is geen noodzaak om de burstfunctie te gebruiken.
op elke cyclus zonder afname van de chipprestaties.
Leest van de doorstroming/pijpleiding
De functie van het gegevensuitvoerregister kan worden gecontroleerd door
de gebruiker via de FT-modus pin (Pin 14).
Pin low plaatst de RAM in Flow Through mode, waardoor
de gegevens uitvoeren om het gegevensuitvoerregister te omzeilen.
de RAM in Pipcline-modus plaatst, waardoor de stijgende
edge-triggered Data Output Register.
SCD-leidingen
De GS88018/32/36CT is een SCD (Single Cycle Desclect)
een synchrone SRAM met een pijpleiding.
SCD SRAM's pipeline deselect
Beveelt één stap minder dan leescommando's.
de uitgangen onmiddellijk na de ontkoppeling uitzetten.
Het commando is vastgelegd in de registers.
Byte Schrijven en Global Schrijven
Byte schrijfoperatie wordt uitgevoerd met behulp van Byte Write enable
(BW) ingang gecombineerd met één of meer individuele byte schrijven
Bovendien is Global Write (GW) voor
schrijven van alle bytes in één keer, ongeacht de Byte Schrijven
besturingsinvoer.
Slaapmodus
Een laag vermogen (slaapmodus) wordt bereikt door middel van de bewering
(hoog) van het ZZ-signaal, of door de klok te stoppen (CK).
Geheugengegevens worden bewaard tijdens de slaapstand.
Kern- en interfacespanning
De GS8801 8/32/36CT werkt op een vermogen van 2,5 V of 3,3 V
Alle ingangen zijn 3,3 V en 2,5 V compatibel.
de uitgangsvermogen (Vppo) -pinnen worden gebruikt om het uitgangsgeluid te ontkoppelen
de interne schakelingen en zijn compatibel met 3,3 V en 25 V.
